Národní úložiště šedé literatury Nalezeno 21 záznamů.  1 - 10dalšíkonec  přejít na záznam: Hledání trvalo 0.01 vteřin. 
Vytvoření modelu procesoru AVR32
Sarčák, Rostislav ; Kajan, Michal (oponent) ; Masařík, Karel (vedoucí práce)
Tato práce se zabývá vytvořením instruction-accurate modelu procesoru AVR32 v jazyce CodAL pro popis architektur. V práci je popsána RISC architektura AVR32, způsob implementace modelu, testování a generování softwarových nástojů. Implementace modelu je realizována pomocí frameworku Codasip. V modelu je popsána instrukční sada procesoru. Výsledkem této práce je instruction-accurate model procesoru Atmel AVR32.
Návrh a implementace profileru pro aplikačně specifické procesory
Richtarik, Pavel ; Hynek, Jiří (oponent) ; Zachariášová, Marcela (vedoucí práce)
Hlavným cieľom tejto práce je analyzovať možnosti profilovania aplikačne špecifických procesorov, preskúmať bežne používané profilovacie techniky a využiť získané informácie pri návrhu a implementácii nového profilovacieho nástroja použiteľného pri vývoji a optimalizácii procesorov. Táto bakalárska práca prezentuje požiadavky na nový profiler a popisuje jeho hlavné časti z pohľadu procesu návrhu a implementácie.
Model procesoru RISC-V
Barták, Jiří ; Dolíhal, Luděk (oponent) ; Zachariášová, Marcela (vedoucí práce)
V rámci snahy o minimalizaci spotřeby a plochy na čipu dochází k vývoji procesorů s aplikačně specifickou instrukční sadou. Dochází tak k vytváření nových instrukčních sad, které však často bývají tajné. Proti tomuto trendu stojí instrukční sada RISC-V, vyvinutá Kalifornskou univerzitou v Berkeley, která je plně otevřena. V této diplomové práci se pozornost věnuje analýze instrukční sady RISC-V a jazyků Chisel a CodAL, které slouží k popisu instrukčních sad a počítačových architektur. Jádrem práce je implementace modelu základní instrukční sady RISC-V a rozšíření pro dělení, násobení a 64-bitový adresový prostor a dále implementace modelu časování založeného na mikroarchitektuře Rocket Core. To vše v jazyce CodAL. Modely jsou dále využity ke generování překladače jazyka C a RTL reprezentace procesoru ve vývojovém prostředí Codasip Studio. Získaný překladač je porovnán s překladačem dostupným od tvůrců instrukční sady a výsledky použity k optimalizaci instrukční sady. RTL je syntetyzováno na FPGA Artix 7 a srovnáno s výsledky syntézy Rocket Core.
Rychlý a částečně překládaný simulátor pro aplikačně specifické procesory
Richtarik, Pavel ; Krčma, Martin (oponent) ; Zachariášová, Marcela (vedoucí práce)
Hlavným cieľom tejto práce je analyzovať možnosti využitia simulácie pri návrhu aplikačne špecifických procesorov, preskúmať a porovnať rôzne simulačné techniky a využiť získané poznatky pri návrhu nového simulačného nástroja použiteľného pri vývoji a optimalizácii procesorov. Táto práca prezentuje hlavné požiadavky na nový simulátor a popisuje návrh a implementáciu jeho kľúčových častí s dôrazom na dosiahnutie čo najvyššieho výkonu.
Implementace obecného assembleru
Husár, Adam ; Masařík, Karel (oponent) ; Hruška, Tomáš (vedoucí práce)
Tato diplomová práce se zabývá návrhem obecného assembleru, který je součástí projektu Lissom. Naleznete zde popis architektur assemblerů, jejich obvyklých úkolů a zvláštní pozornost je pak věnována assembleru GNU as. Navržený assembler se skládá z pevné a generované části. Generovaná část je automaticky vytvářena na základě popisu instrukční sady, která je definována pomocí jazyka pro popis architektury a instrukční sady ISAC. Využitím tohoto přístupu je umožněno automaticky změnit cílovou architekturu, pro kterou assembler překládá. Další část práce pak popisuje implementaci knihovny Parserlib2, která je využívána generátorem assembleru a i dalšími součástmi projektu Lissom a poskytuje informace o cílové instrukční sadě.
Model procesoru NIOS II
Masařík, Marek ; Dolíhal, Luděk (oponent) ; Zachariášová, Marcela (vedoucí práce)
Cílem této bakalářské práce bylo vytvoření návrhu modelu procesoru Nios II v jazyce pro popis architektur procesoru zvaném CodAL. Návrh procesoru probíhal na dvou úrovních abstrakce. První úroveň se skládala z popisu instrukční sady a druhá z návrhu architektury a implementace hardwarového modelu. Důležitou součástí návrhu procesoru je testování a verifikace, které proběhly úspěšně na připravené benchmarkové testovací sadě. Výsledný procesor je tak možné potenciálně využít v reálných aplikacích.
Dynamická rekonfigurace hardwarových akcelerátorů
Brabec, Lukáš ; Přikryl, Zdeněk (oponent) ; Masařík, Karel (vedoucí práce)
Práce se věnuje využití dynamické rekonfigurace FPGA v oblasti aplikačně specifických procesorů, a to zejména vzhledem k rychlosti jejich vývoje, možnostem akcelerace výpočtů a univerzality. Dále je navrženo rozšíření aplikačně specifického procesoru Codix o rekonfigurovatelnou jednotku a popsána její implementace. V závěru jsou shrnuty získané poznatky a nastíněny možnosti dalšího vývoje.
Akcelerace aplikací pomocí specializovaných instrukcí
Mikó, Albert ; Krčma, Martin (oponent) ; Hruška, Tomáš (vedoucí práce)
Návrh specializovaných instrukcí pro aplikačně specifické procesory je náročný úkol. Tato práce se zabývá problematikou efektivní specifikace a použití specializovaných instrukci pro optimalizaci aplikací. Zaměřuje se na zlepšení kvality výstupů a uživatelské přívětivosti metody semiautomatického výběru specializovaných instrukcí, aby bylo umožněna optimalizace složitých aplikací. Tato metoda kombinuje manuální výběr instrukce vyznačením úseku zdrojového kódu aplikace a automatické vytvoření popisu instrukce v modelovacím jazyku.
Transformace popisu procesoru v jazyce CodAL do struktur SystemC
Ondruš, Tomáš ; Hynek, Jiří (oponent) ; Přikryl, Zdeněk (vedoucí práce)
Cílem této práce je vytvořit generátor simulátorů a hardwarové reprezentace aplikačne specifických procesorů v jazyce SystemC. Prvním úkolem je vytvořit zapouzdřující vrstvu kompatibilní se SystemC TLM 2.0, která zapouzdřuje existující simulátor pro potřeby transakčně orientovaných systémů. Druhý úkolem je vytvořit generátor hardwarové reprezentace procesoru. Vygenerovaný kód je vhodný nejen k syntéze procesoru, ale také k simulaci na úrovní cyklů. Výsledné řešení dosahuje komerčních kvalit srovnatelných s existujícími generátory.
Genetická analýza zbarvení u huculských koní zařazených do genetického zdroje
Karbusická, Alžběta
V rámci této práce jsme se věnovali genům MC1R, ASIP a TBX3 na vzorku 118 klisen zařazených v genetických zdrojích České Republiky. Záměrem bylo určit genetickou strukturu klisen a analyzovat fenotypová data v porovnání s genotypem a určit případné odlišnosti. Genetická analýza prokázala rovnovážný stav u všech alel (HW pro ASIP P = 0,0,9360; pro MC1R P = 0,1661 a pro TBX3 P = 0,4434). Frekvence alel byla následující, řazeno sestupně: E (0,6780), A (0,5254), a (0,4746), d2 (0,4323), d1 (0,3542), e (0,3220) a D (0,2135). Nejčastějším genotypem byl AaEed1d2 a AaEEd1d2. V populaci byly velmi málo, nebo zcela chyběly genotypy na základě recesivních homozygotů v základních genech, také jsme neidentifikovali žádného jedince s genotypem AaEed1d1. Prokázali jsme závislost genotypu v rámci genu TBX3 s primitivními znaky, čímž jsme potvrdili předešlé práce jiných autorů tvrzení jiných autorů. Alela D je vždy spojována s výskytem primitivních znaků, avšak primitivní znaky se vyskytují i bez alely D v souvislosti s alelou d1. Genotyp d2d2 je spojován s fenotypem bez primitivních znaků nebo u kterého nelze určit, zda jedinec tyto znaky nese nebo ne.

Národní úložiště šedé literatury : Nalezeno 21 záznamů.   1 - 10dalšíkonec  přejít na záznam:
Chcete být upozorněni, pokud se objeví nové záznamy odpovídající tomuto dotazu?
Přihlásit se k odběru RSS.